
Bachelorarbeit:



	 Terasic DE10-Standard	 Terasic DE1-SoC	 Intel Cyclone V SoC Development Board	 Arrow SoCKit (from Terasic)	 Macnica Helio Board	 Xilinx Zedboard	 Digilent Zybo Zynq-7000 ARM/FPGA SoC Trainer Board
FPGA Device	Cyclone V SoC 5CSXFC6D6F31C6N	Cyclone V SoC 5CSEMA5F31C6N	Cyclone V SoC 5CSXFC6D6F31C6N	Cyclone V SoC 5CSXFC6D6F31C6N	Cyclone V 5CSXFC6C6U23C8N	Xilinx® XC7Z0201CLG484C	Xilinx Zynq-7000 (XC7Z010-1CLG400C)
FPGA Logic Elements	110K	85K	110K	110K	110K	85K	28K
Processor	ARM Cortex-A9 Dual-Core	ARM Cortex-A9 Dual-Core	ARM Cortex-A9 Dual-Core	ARM Cortex-A9 Dual-Core		ARM Cortex-A9 Dual-Core	
HPS SDRAM	1GB DDR3	1GB DDR3	1 GB DDR3	1 GB DDR3	1GB DDR3	512MB DDR3	512 MB DDR3
FPGA SDRAM	64MB SDRAM	64MB SDRAM	1 GB DDR3	1 GB DDR3			
Flash	EPCS128		1 Gb QSPI Flash	1 Gb QSPI Flash	1Gb QSPI Flash (Option)	256Mb QSPI Flash	128 Mb QSPI Flash
USB	Host x2	Host x2	OTG x1	OTG x1	OTG x1	OTG x1	OTG x1
Ethernet	1 Gigabit	1 Gigabit	1 Gigabit + 2x10 / 100MB	1 Gigabit	1 Gigabit	1 Gigabit	1 Gigabit
UART	UART to USB	UART to USB	UART to USB	UART to USB	Uart to USB	UART to USB	Uart to USB
PCIe			PCIe x4				
Video In	Composite-in	Composite-in					HDMI Port
Video Out	24-bit VGA DAC	24-bit VGA DAC	SDI	24-bit VGA DAC		VGA / HDMI	16-bit VGA Output port/HDMI
Audio	24-bit Audio Codec	24-bit Codec		24-bit Codec		Audio Codec	Audio CODEC
FPGA Expansion	40-pin GPIO Connector x1 HSMC Connector x1	40-pin GPIO x2	HSMC x1	HSMC x1	HSMC x1	FMC x1 / Prnod x5	12-pin Pmod x4
HPS Expansion	LTC Connector (I2C/SPI)	LTC Connector (I2C/SPI)	LTC Connector (I2C/SPI)	LTC Connector (I2C/SPI)			Pmod x1
User LED/Button/ Switch/7-SEG	11 LEDs / 10 Switches / 5 Buttons / 6 7-SEGs	11 LEDs / 10 Switches / 4 Buttons / 6 7-SEGs	8 LEDs / 6 Switches / 8 Buttons	8 LEDs / 8 Switches / 8 Buttons	4 LEDs/ 8 Switches / 7 Buttons	9 LEDs / 8 Switches / 7 Buttons	5 LEDs/ 4 Switches/ 6 Buttons
LCD	128x64 dosts LCD Module		16x2 Character LCD	128x64 dots LCD Module		128x32 OLED	
ADC	8CH / 12-bit	8CH / 12-bit					4CH/12bit
Sensor	G-Sensor	G-Sensor		G-Sensor / Temperature Sensor			Temperature Sensor
Other Interface	PS/2 & IR Emitter / Receiver	PS/2 & IR Emitter / Receiver	CAN				
Price	Academic: $259 Industrial : $350	Academic: $175 Industrial : $249	$1,795	$350	$249	$495	$199
Summary	Recommended	Recommended					

3.6.10 SDRAM Memory

The board features 64MB of SDRAM with a single 64MB (32Mx16) SDRAM chip. The chip consists of 16-bit data line, control line, and address line connected to the FPGA. This chip uses the 3.3V LVCMOS signaling standard. Connections between the FPGA and SDRAM are shown in Figure 3-27, and the pin assignment is listed in Table 3-20.

Cyclone V Device Handbook 2-6

Table 2-4: Initial Power-Up Values of Embedded Memory Blocks

Memory Type	Output Registers	Power Up Value
MLAB	Used	Zero (cleared)
	Bypassed	Read memory contents
M10K	Used	Zero (cleared)
	Bypassed	Zero (cleared)

By default, the Quartus Prime software initializes the RAM cells in Cyclone V devices to zero unless you specify a .mif.

All memory blocks support initialization with a .mif. You can create .mif files in the Quartus Prime software and specify their use with the RAM IP core when you instantiate a memory in your design. Even if a memory is pre-initialized (for example, using a .mif), it still powers up with its output cleared.


DE1-SoC User Manual, Seite 8:

The following hardware is provided on the board:

- **FPGA**
- Altera Cyclone® V SE 5CSEMA5F31C6N device
- Altera serial configuration device – EPCS128
- USB-Blaster II onboard for programming; JTAG Mode
- 64MB SDRAM (16-bit data bus)
- 4 push-buttons
- 10 slide switches
- 10 red user LEDs
- Six 7-segment displays
- Four 50MHz clock sources from the clock generator
- 24-bit CD-quality audio CODEC with line-in, line-out, and microphone-in jacks
- VGA DAC (8-bit high-speed triple DACs) with VGA-out connector
- TV decoder (NTSC/PAL/SECAM) and TV-in connector
- PS/2 mouse/keyboard connector
- IR receiver and IR emitter
- Two 40-pin expansion header with diode protection
- A/D converter, 4-pin SPI interface with FPGA
- **HPS (Hard Processor System)**
- 800MHz Dual-core ARM Cortex-A9 MPCore processor
- 1GB DDR3 SDRAM (32-bit data bus)
- 1 Gigabit Ethernet PHY with RJ45 connector
- 2-port USB Host, normal Type-A USB connector
- Micro SD card socket
- Accelerometer (I2C interface + interrupt)
- UART to USB, USB Mini-B connector
- Warm reset button and cold reset button
- One user button and one user LED
- LTC 2x7 expansion header

OLED Controller nicht für DE1-SoC geeignet (Kein Display vorhanden). Fragestellung: Generisch (=> VHDL 2008) oder spezialisiert für Altera + Xilinx (Code-Duplikation)

UART nur Über HPS ansprechbar. Alternative: GPIO





AXI / AXI Lite <-> Wishbone Adapter notwendig


https://github.com/ZipCPU/wb2axip wegen GPLv3 Lizenz ungeeignet.


https://opencores.org/forum/Cores/0/226: es ist möglich, eine Avalon Schnittstelle auf Wishbone abzubilden. Eigene Avalon <-> Wishbone Bridge wird entwickelt.

-> chipselect ist veraltet.



Component Editor - plasma_soc_hw.tcl*
File Templates Beta View
Component Type
Block Symbol
Files
Parameters
Signals & Interfaces
About Component Type
Name:
plasma_soc
Display name:
Plasma SoC
Version:
1.0
Group:
Description:
Created by:
Sergej Zyuev
Icon:
Documentation:
Title
URL
+
-
Messages
Error: avalon_slave_0: Interface must have an associated clock
Error: avalon_slave_0: Interface must have an associated reset
Error: avalon_slave_0: Interface must have an associated clock.
Help
Prev
Next
Finish...


Component Editor - plasma_soc_hw.tcl*
File Templates Beta View
Component Type
Block Symbol
Files
Parameters
Signals & Interfaces
Show signals
plasma_soc_inst
conduit_end
GCLK
RST
SW[7..0]
LD[7..0]
UART_TX
UART_RX
SD_SPI_CS
SD_SPI_MOSI
SD_SPI_MISO
SD_SPI_SCLK
SD_CD
SD_WP
gclk
rst
sw
ld
uart_tx
uart_rx
sd_spi_cs
sd_spi_mosi
sd_spi_miso
sd_spi_sclk
sd_cd
sd_wp
avalon_slave_0
avs_address[31..0]
avs_byteenable[3..0]
avs_write_n
avs_read_n
avs_readdata[31..0]
avs_writedata[31..0]
avs_waitrequest
avs_response[1..0]
address
byteenable
write_n
read_n
readdata
writedata
waitrequest
response
plasma_soc
Messages
Error: avalon_slave_0: Interface must have an associated clock
Error: avalon_slave_0: Interface must have an associated reset
Error: avalon_slave_0: Interface must have an associated clock.
Help
Prev
Next
Finish...


Component Editor - plasma_soc_hw.tcl*
File Templates Beta View
Component Type
Block Symbol
Files
Parameters
Signals & Interfaces
About Files
Synthesis Files
These files describe this component's implementation, and will be created when a Quartus synthesis model is generated.
The parameters and signals found in the top-level module will be used for this component's parameters and signals.
Output Path
Source File
Type
Attributes
wb_pkg.de1_soc.vhd //vmware-host/Shared Folders/Docu... VHDL no attributes
avalon_pkg.vhd //vmware-host/Shared Folders/Docu... VHDL no attributes
avalon_slave2wb_master.vhd //vmware-host/Shared Folders/Docu... VHDL no attributes
counter.vhd //vmware-host/Shared Folders/Docu... VHDL no attributes
gpio.vhd //vmware-host/Shared Folders/Docu... VHDL no attributes
Add File...
Remove File
Analyze Synthesis Files
Create Synthesis File from Signals
Top-level Module:
(Analyze files to select module)
Verilog Simulation Files
These files will be produced when a Verilog simulation model is generated.
Output Path
Source File
Type
Attributes
(No files)
Add File...
Remove File
Copy from Synthesis Files
VHDL Simulation Files
These files will be produced when a VHDL simulation model is generated.
Output Path
Source File
Type
Attributes
(No files)
Add File...
Remove File
Copy from Synthesis Files
Messages
Error: avalon_slave_0: Interface must have an associated clock
Error: avalon_slave_0: Interface must have an associated reset
Error: avalon_slave_0: Interface must have an associated clock.
Help
Prev
Next
Finish...



Clock / REset muss als explizite QSYS Schnittstelle angegeben werden:



Für QSYS muss die _hw.tcl modifiziert werden, da es keine UI zur Eisntellung der Bibliothek gibt.

FIX: zusätzliche qip datei, die die Bibliotheken pro Datei korrekt setzt

wishbone bus musste modifiziert werden: Fehlerhafte Busbreite im Multi-Master-Betrieb.

Error (114016): Out of memory in module quartus_map.exe (24430 megabytes used)

Error (114016): Out of memory in module quartus_map.exe (44107 megabytes used)

Fehler verursacht durch RAM-inferring. Statt ALTERA_LPM wurde der generische RAM generiert.

Quartus scheiterte an dieser Stelle.
=> FIX: slave_ram set generic port “memory_type”

convert.py erweitert: es kann jetzt MIF dateien erstellen. MIF soll sowohl mit quartus als auch vivado kompatibel sein.

http://www.ee.ic.ac.uk/pcheung/teaching/ee2_digital/Lecture%2014%20-%20FPGA%20Embedded%20Memory.pdf


```
%  multiple-line comment
multiple-line comment  %
-- single-line comment
DEPTH = 32;                -- The size of data in bits
WIDTH = 8;                 -- The size of memory in words
ADDRESS_RADIX = HEX;       -- The radix for address values
DATA_RADIX = BIN;          -- The radix for data values
CONTENT                    -- start of (address : data pairs)
BEGIN
00 : 00000000;             -- memory address : data
01 : 00000001;
02 : 00000010;
03 : 00000011;
04 : 00000100;
05 : 00000101;
06 : 00000110;
07 : 00000111;
08 : 00001000;
09 : 00001001;
0A : 00001010;
0B : 00001011;
0C : 00001100;
END;
```

WB Intercon generator:
https://github.com/olofk/wb_intercon

SoC builder:
https://github.com/olofk/fusesoc


HPS/FPGA Pin Remap: Möglich über LoanIO
-> UART
-> DDR3

Error (169008): Can't turn on open-drain option for differential I/O pin HPS_DDR3_DQS_N[1]
=> DDR3 auf 32 bit setzen, dadurch wird DQS automatisch auf 4 gesetzt. mit 8 bit gibt es floating DQS[3:1]




Error (174052): I/O "HPS_DDR3_DQS_P[1]" has dynamic termination control connected, but does not use parallel termination

=> TCL Script pin assignments ausführen



Beispielprogramm wird nicht ausgeführt. Analyse des internen RAMs mit “In-System Memory Content Editor” erfordert Anpassung der ram.vhd Datei: lpm_hint => "ENABLE_RUNTIME_MOD = YES, INSTANCE_NAME = <instantiation name>";



Beim Laden des Speicherinhalts kommt es zum Absturz. Die Blocktiefe beträgt 0, was ein unzulässiger Wert ist. [Internal Memory (RAM and ROM) User Guide, 4-9]

=> Initialisierung falsch?

=> ALTERA_LPM inkompatibel mit Cyclone V?

Synthese-Log:

Info (12133): Instantiated megafunction "plasma_de1_soc:plasma_de1_soc|plasma_soc_top:plasma_soc_0|plasma_soc:u_soc|slave_memory:u_ram|ram:ram|LPM_RAM_DQ:\altera_ram:lpm_ram_io_component1" with the following parameter:

Info (12134): Parameter "LPM_WIDTH" = "8"

Info (12134): Parameter "LPM_WIDTHAD" = "11"

Info (12134): Parameter "LPM_NUMWORDS" = "0"

Info (12134): Parameter "LPM_INDATA" = "REGISTERED"

Info (12134): Parameter "LPM_ADDRESS_CONTROL" = "REGISTERED"

Info (12134): Parameter "LPM_OUTDATA" = "UNREGISTERED"

Info (12134): Parameter "LPM_FILE" =
"../../build/sw/examples/sample_ram_image.vhd_block_1.mif"

Info (12134): Parameter "LPM_TYPE" = "LPM_RAM_DQ"

Info (12134): Parameter "USE_EAB" = "ON"

Info (12134): Parameter "INTENDED_DEVICE_FAMILY" = "UNUSED"

Info (12134): Parameter "LPM_HINT" = "ENABLE_RUNTIME_MOD = YES, INSTANCE_NAME = RAM1"

=> NUMWORDS ist 0. Entsprechend ist die RAM-Größe ebenfalls 0.

Möglicher Fix:


```
constant ADDRESS_WIDTH : natural := 13;
constant MEM_SIZE : natural := 2 ** ADDRESS_WIDTH;
constant BANK_SIZE : natural := 2 ** (ADDRESS_WIDTH - 2);

generic map( ...
lpm_numwords => BANK_SIZE,
 …)
```

Synthese-Log:


Info (12133): Instantiated megafunction
"plasma_de1_soc:plasma_de1_soc|plasma_soc_top:plasma_soc_0|plasma_soc:u_soc|slave_memory:u_
ram|ram:ram|LPM_RAM_DQ:\altera_ram:lpm_ram_io_component0" with the following parameter:
Info (12134): Parameter "LPM_WIDTH" = "8"
Info (12134): Parameter "LPM_WIDTHAD" = "11"
Info (12134): Parameter "LPM_NUMWORDS" = "2048"
Info (12134): Parameter "LPM_INDATA" = "REGISTERED"
Info (12134): Parameter "LPM_ADDRESS_CONTROL" = "REGISTERED"
Info (12134): Parameter "LPM_OUTDATA" = "UNREGISTERED"
Info (12134): Parameter "LPM_FILE" = "../../build/sw/examples/sample_ram_image.vhd_block_0.mif"
Info (12134): Parameter "LPM_TYPE" = "LPM_RAM_DQ"
Info (12134): Parameter "USE_EAB" = "ON"
Info (12134): Parameter "INTENDED_DEVICE_FAMILY" = "UNUSED"
Info (12134): Parameter "LPM_HINT" = "ENABLE_RUNTIME_MOD = YES, INSTANCE_NAME = RAM0"

Parameter lpm_numwords zu setzen hat zu Erfolg geführt.




reg_bank wurde allem Anschein nach nicht synthetisiert. Im In-System Memory Content Editor keine REG0/REG1 Einträge zu sehen. Mögliche Ursache für nicht-Funktion. Analyse des RTL-Plans ergibt:

Vergleiche: RAM:


slave_memory:u_ram
ram:ram
enable
address[31..2]
data_write[31..0]
clk
ite_byte_enable[3..0]
LPM_RAM_DQ:\altera_ram:lpm_ram_io_component0
LPM_RAM_DQ:\altera_ram:lpm_ram_io_component1
LPM_RAM_DQ:\altera_ram:lpm_ram_io_component2
LPM_RAM_DQ:\altera_ram:lpm_ram_io_component3
address[10..0]
data[7..0]
inclock
we
q[7..0]
31:24
23:16
15:8
7:0
data_read[31..0]
ack_o~reg0
D
CLK
Q
1'h0
SCLR
CLRN

Zu REG_BANK:




Für master_cpu wurde der generische parameter ‘memory_type’ nicht gesetzt => “XILINX_16X” als Default-Wert => keine Synthese des BRAM durch Quartus.

Nach Anpassung zu ALTERA_LPM:
Warning (272007): DUAL PORT RAM for Cyclone V not possible with the altsyncram megafunction. Implementing using benchmarking mode, trying to tie up the inputs using available clocks. Output behavior will not be the same


Error (287078): Assertion error: Can't convert dual-port RAM for Cyclone V device family using altsyncram megafunction because Cyclone V supports only synchronous dual-port RAM

Änderung: TRI_PORT_X.

Generieren eines Simulationsssystems scheitert:



Lösung: Synthesedateien kopieren und zum Simulationssatz hinzufügen:



Das mit QSYS erstellte Gesamtsystem war nicht mit ModelSim simulierbar.

=> Neues Quartus Projekt angelegt, ohne QSYS. Das FPGA wird roh beschrieben. Simulation mit Quartus funktioniert zum Teil.
ModelSim unterstützt allem Anschein nach keine MIF dateien => Konvertierung zu HEX.

https://www.altera.com/support/support-resources/knowledge-base/solutions/rd10062000_9191.html

https://www.altera.com/support/support-resources/knowledge-base/solutions/1430.html

Simulationswarnung:
Loading plasma_lib.ram(logic)

** Warning: (vsim-3473) Component instance "lpm_ram_io_component0 : LPM_RAM_DQ" is not bound.
Time: 0 ps Iteration: 0 Region: /tb_plasma_de1_soc/u1_soc/u_ram/ram/altera_ram File: Z:/Documents/DEV/plasmax/rtl/plasma/ram.vhd
** Warning: (vsim-3473) Component instance "lpm_ram_io_component1 : LPM_RAM_DQ" is not bound.
Time: 0 ps Iteration: 0 Region: /tb_plasma_de1_soc/u1_soc/u_ram/ram/altera_ram File: Z:/Documents/DEV/plasmax/rtl/plasma/ram.vhd
** Warning: (vsim-3473) Component instance "lpm_ram_io_component2 : LPM_RAM_DQ" is not bound.
Time: 0 ps Iteration: 0 Region: /tb_plasma_de1_soc/u1_soc/u_ram/ram/altera_ram File: Z:/Documents/DEV/plasmax/rtl/plasma/ram.vhd
** Warning: (vsim-3473) Component instance "lpm_ram_io_component3 : LPM_RAM_DQ" is not bound.
Time: 0 ps Iteration: 0 Region: /tb_plasma_de1_soc/u1_soc/u_ram/ram/altera_ram File: Z:/Documents/DEV/plasmax/rtl/plasma/ram.vhd

Vermutung:

https://alteraforum.com/forum/showthread.php?t=36720

outclock => clk, in lpm_ram_dq instanz definieren

Ergebnis:
Error (272006): Can't enable option for In-System Memory Content Editor because both clocks are used on RAM

Modelsim unterstützt nur INTEL HEX Speicherinitialisiationsdateien => MIF muss in HEX konvertiert werden. Automatisierung:
https://www.altera.com/support/support-resources/knowledge-base/solutions/rd05252007_766.html

Modelsim zum Laufen gebracht.

Problem, welches noch aus der Studienarbeit bestand: Korrekte Ausführung ist von der Programmgröße abhängig

mips-linux-gnu-ld --verbose
gibt den standard-linkerskript aus

To update memory initialization without rerunning entire compiliation run

```
quartus_cdb --update_mif <project name> quartus_asm <project name>
```


```
Linker script überarbeitet.
```

```
Durch Prüfung des Speicherinhalts während der Simulation ist eine unsaktionie
rte Änderung des Arbeitsspeichers aufgefallen. Ursache: Die von Steve Rhoads
bereitgestellte Umsetzung des Arbeitsspeichers für Altera-Boards nutzte keine
n expliziten enable-flag, welcher vom wishbone-slave gesetzt wird => der Spei
cherinhalt wird geändert, wenn ein Schreibzugriff auf einen beliebigen Slave
erfolgt. Das war die Ursache, dass der Reset- und Interrupt Vektor überschrie
ben wurden und das Testprogramm nicht funktionierte.

Testanwendung funktioniert ebenfalls im QSYS system
```

QSYS:

Avalon master / WB Slave hinzugefügt



SDRAM hinzugefügt, siehe "Using the SDRAM on Altera's DE1-SoC Board with VHDL Designs"

Linker-Datei angepasst zur Nutzung von zwei Arbeitsspeichern. Scheinbar funktioniert die AVALON-Wishbone-Brudge nicht.

Test der Bridge: Über 7-Segment-Anzeige.

Ergebnis: Die Anzeige wird nicht so, wie gewollt, angesteuert.

Das projekt ist kaputtgegangen:


- Keine Generierung der Simulationsdateien möglich
- Kaputte Pinbelegung


=> Neues Projekt angelegt.

Platform Designer User Guide: Intel Quartus Prime Pro Edition

https://www.intel.com/content/www/en//programmable/documentation/zcn1513987282935.html#mwh1409958657146

Erste ergebnisse mit SignalTap:





HEX Ansteuerung mit dem PIO IP-Core über Avalon funktioniert.

Fehlerursachen:

1. Falsche Avalon Basisadresse gesetzt, der Wishbone-Bus hat bereits Zugriffsverletzungen gemeldet (Simulation).
2. die Registerstruktur des PIO-IP-Cores nicht beachtet.
   a. ALLE im Plasma-SoC verfügbaren Geräte folgen einem einheitlichen Registerschema, nämlich Control, Status, Data.
   b. ALLE in der Firmware verfügbaren Basistreiber folgen einem einheitlichen Registerschema, nämlich Control, Status, Data.
   c. Der PIO-IP-Core hat sein Datenregister am Offset 0. (erstes Element an der Basisadresse)

Neue Anwendungsversion funktioniert wieder nicht.
Ursache durch Simulation gefunden: Falsche Adress-Maske für den internen RAM. Das neue Programm ist deutlich größer, der Stackpointer liegt bei Adresse 0x1170. Ein Wert bei 28(sp) (0x118C) konnte wegen einer Zugriffsverletzung nicht geladen werden. Auf dem Datenbus lag dadurch noch der alte Wert (8fb00014, Opcode, lw s0,20(sp)) an. Der RA (Rückkehradresse) wurde mit diesem ungültigen Wert überschrieben, was zu einem weiterhin ungültigen Programmverlauf führte.
=> Zugriffsverletzungen sollten nicht nur als optional zu behandelnder IRQ signalisiert werden, sondern als richtige Exceptions mit Anhalten des Prozessors.

SDRAM Zugriffe funktionieren noch nicht.
Verbauter SDRAM: ISSI iS42R16320d, 8M x 16 x 4

```
 -- Plasma CPU sets the byte selector only for write-access
-- Wishbone protocol relies on byte selector for both read and write operatio
ns
-- Avalon relies on the byte selector for both read and write operations aswe
ll.
```

SDRAM wird angesprochen:



Auffällig ist die Dauer des am CPU-Master anliegenden ACK signals. Dieser bet rägt zwei taktzyklen und überschreitet die dauer des Buszyklus => ungültiges Protokoll.

Auffällig: Der verbaute SDRAM hat einen 16-Bit Datenbus. Entsprechend wird ei n 32-Bit Datenwort aus zwei 16-Bit transfers zusammengesetzt. Der SDRAM-Contr oller ist in der Lage, die Daten in Bursts zu liefern, sodass am Avalon-Bus d ie vollen 32-bit worte anliegen. Der RAM ist mit CAS 3 konfiguriert, d.h nach 3 Taktzyklen liegen die Daten am Datenbus an. WEnn man sich die Signal-Tap A usgabe anschaut, kann man 2x3 Taktzyklen für eine 32-bit Leseoperation erkenn en.

TODO: ELF Format bescrheiben, auf Linker-Script eingehen (mehrere RAMs, etc.)

ACK Dauer behoben:



Phase 2: HPS + Linux

—> Auf dem Board ist nur 1 UART vorhanden. Dieser wird fürs HPS reserviert. D

.h, Um vom Plasma UART Ausgaben machen zu können, wäre ein zirkulärer Puffer von Vorteil, welcher dann vom embedded Linux ausgelesen wird.
https://embeddedartistry.com/config/?frameUrl=/blog/2017/4/6/circular-buffers-in-cc

Error: de1_soc.plasma_soc_0.avalon_master_0: hps_0.f2h_axi_slave (0x100000000..0x1fffffffff) is outside the master's address range (0x0..0xffffffff)

Idee: Die Avalon<->Wishbone Bridge arbeitet mit 64-Bit adressen. Es wird eine Adressumwandlung aus 32-bit Bereich auf 64-Bit geben.

Error: de1_soc.hps_0.h2f_axi_master: plasma_soc_0.avalon_slave_0 (0x0..0x3fffffffff) is outside the master's address range (0x0..0x03ffffffff)

Lösung: Avalon Slave Adressbereich explizit angeben. Hier: 128MB reserviert.

TODO: Auf DDR3 /SDRAM Konfiguration und TImings eingehen.

https://digibird1.wordpress.com/playing-with-the-cyclone-v-soc-system-de0-nano-soc-kitatlas-soc/

Ein Kombiniertes system mit ARM, Plasma, 3 verschiedenen Arbeitsspeichern gibt es allem Anschein noch nicht.

Am sinnvollsten scheint eine Kommunikation zwischen HPS und FPGA über einen DMA-Controller zu sein. HPS hat eigene Adressbereiche von 0x0-…. und Plasma ebenso. der DMA-Controller kann solche situationen auflösen - die transfers sind von den Adressbereichen entkoppelt.

SoC EDS muss installiert werden.

TODO: Auf Vergleich zwischen DMAC und Gather / SCatter DMAC eingehen. (Warum was eingesetzt wird)

https://fpgasoftware.intel.com/soceds/18.0/?edition=standard&platform=windows&download_manager=dlm3

HPS Voreinstellungen:

https://www.intel.com/content/www/us/en/programmable/support/support-resources/knowledge-base/solutions/rd05212014_438.html

TODO: Auf MSEL eingehen. MSEL[4:0] = 5'b01010

TEX TIKZ examples: http://texample.net/tikz/examples/area/electrical-engineering/

TODO: Arbiter erweitern! Er darf aktuelle transaktion nicht unterbrechen!

Nutzung der WB/Avalon Bridge kostet einige Tyktzyklen Zeit

SSH: ssh -oCiphers=aes256-ctr root@

https://rocketboards.org/foswiki/Documentation/GSRD131ProgrammingFPGA

program.sh skript geschrieben

RBF funktioniert nicht. SOF funktionert.

WICHTIG: MSEL 0 und 1 verrtauscht.

Arbiter design: One-hot.

Systemheader generiert für HPS + FPGA software

```
#!/bin/sh


sopc-create-header-files \
    "./proj/quartus/de1_soc.sopcinfo" \
    --single plasma_de1_soc_system.h \
    --module hps_0
```

Zur Befüllung des Plasma-SoC mit Daten aus einem Linux-Programm muss ein Treiber entwickelt werden: Im userspace ist es nicht möglich, fixe buffer anzulegen und deren phys. adressen an den DMAC zu übergeben.

Avalon Memory-Mapped Interface Signal Roles

Slaves: By default, the interconnect translates the byte address into a word address in the slave's address space. Each slave access is for a word of data from the perspective of the slave. For example, address = 0 selects the first word of the slave. address = 1 selects the second word of the slave. Refer to the addressUnits interface property for byte addressing.

TODO: Fix WbToAvalonBridge
DONE.


System Contents
Address Map
Interconnect Requirements
System: de1_soc
Use
Connections
Name
Description
Export
Clock
Base
End
clk_0
Clock Source
clk_in
Clock Input
clk
exported
clk_in_reset
Reset Input
clk
Clock Output
clk_0
clk_reset
Reset Output
sys_sdram_pll_0
System and SDRAM Clocks for DE-seri...
ref_clk
Clock Input
clk_0
ref_reset
Reset Input
sys_clk
Clock Output
sys_sdram_...
sdram_clk
Clock Output
sys_sdram_pll_0_sdra...
sys_sdram_...
reset_source
Reset Output
hps_0
Arria V/Cyclone V Hard Processor System
memory
Conduit
hps_0_ddr
h2f_reset
Reset Output
f2h_axi_clock
Clock Input
sys_sdram...
f2h_axi_slave
AXI Slave
[f2h_axi_clo...
h2f_lw_axi_clock
Clock Input
sys_sdram...
h2f_lw_axi_master
AXI Master
[h2f_lw_axi...
f2h_irq0
Interrupt Receiver
IRQ 0
f2h_irq1
Interrupt Receiver
IRQ 0
hps_to_plasma_dma
DMA Controller Intel FPGA IP
clk
Clock Input
sys_sdram...
reset
Reset Input
[clk]
control_port_slave
Avalon Memory Mapped Slave
[clk]
0x0000_0000
irq
Interrupt Sender
[clk]
read_master
Avalon Memory Mapped Master
[clk]
write_master
Avalon Memory Mapped Master
[clk]
plasma_soc_0
Plasma SoC
reset_sink
Reset Input
[clock_sink]
clock_sink
Clock Input
sys_sdram...
leds
Conduit
plasma_soc_0_leds
[clock_sink]
sd_card
Conduit
plasma_soc_0_sd_card
[clock_sink]
switches
Conduit
plasma_soc_0_switches
[clock_sink]
uart
Conduit
plasma_soc_0_uart
[clock_sink]
avalon_slave_0
Avalon Memory Mapped Slave
[clock_sink]
0x0000_0000
avalon_master_0
Avalon Memory Mapped Master
[clock_sink]
sdram_controller_0
SDRAM Controller Intel FPGA IP
clk
Clock Input
sys_sdram...
reset
Reset Input
[clk]
s1
Avalon Memory Mapped Slave
[clk]
0x0000_0000
wire
Conduit
sdram_controller_0_wire
hex_display
subsystemA
hex_0_clk
Clock Input
sys_sdram...
hex_0_external_conn...
Conduit
hex_0_external_connec...
hex_0_reset
Reset Input
[hex_0_clk]
hex_0_s1
Avalon Memory Mapped Slave
[hex_0_clk]
0x0400_0000
hex_1_clk
Clock Input
sys_sdram...
hex_1_external_conn...
Conduit
hex_1_external_connec...
hex_1_reset
Reset Input
[hex_1_clk]
hex_1_s1
Avalon Memory Mapped Slave
[hex_1_clk]
0x0400_0010
hex_2_clk
Clock Input
sys_sdram...
hex_2_external_conn...
Conduit
hex_2_external_connec...
hex_2_reset
Reset Input
[hex_2_clk]
hex_2_s1
Avalon Memory Mapped Slave
[hex_2_clk]
0x0400_0020
hex_3_clk
Clock Input
sys_sdram...
hex_3_external_conn...
Conduit
hex_3_external_connec...
hex_3_reset
Reset Input
[hex_3_clk]
hex_3_s1
Avalon Memory Mapped Slave
[hex_3_clk]
0x0400_0030
hex_4_clk
Clock Input
sys_sdram...
hex_4_external_conn...
Conduit
hex_4_external_connec...
hex_4_reset
Reset Input
[hex_4_clk]
hex_4_s1
Avalon Memory Mapped Slave
[hex_4_clk]
0x0400_0040
hex_5_clk
Clock Input
sys_sdram...
hex_5_external_conn...
Conduit
hex_5_external_connec...
hex_5_reset
Reset Input
[hex_5_clk]
hex_5_s1
Avalon Memory Mapped Slave
[hex_5_clk]
0x0400_0050
switches
PIO (Parallel I/O) Intel FPGA IP
clk
Clock Input
sys_sdram...
reset
Reset Input
[clk]
s1
Avalon Memory Mapped Slave
[clk]
0x0000_0020
external_connection
Conduit
switches_external_conn...